50. Генератор линейно изменяющегося напряжения. Линейно изменяющимся напряжением (ЛИН) называют напряжение, которое в течение промежутка времени, называемого рабочим ходом, изменяется по линейному закону, а затем в течение промежутка времени, называемого обратным ходом, возвращается к исходному уровню.
На рис. 18.14 приняты следующие обозначения: U0–начальный уровень, Um–амплитуда ЛИН, Тр–время рабочего хода, Т0 –время обратного хода.
Устройства, предназначенные для формирования ЛИН, называют генераторами ЛИН (ГЛИН). Генераторы ЛИН часто называют генераторами пилообразного напряжения.
Принцип построения генераторов ЛИН основан на заряде емкости постоянным током. Основой ГЛИН (рис. 18.15) является емкость, через которую от источника постоянного тока ИТ протекает постоянный ток, благодаря чему при разомкнутом ключевом устройстве КУ напряжение на емкости определяется выражением
, (при iс=I=const), т.е. изменяется по линейному закону.
ГЛИН могут работать либо в ждущем (рис. 18.15,а), либо в автоколебательном режиме (рис. 18.15,б). ГЛИН в автоколебательном режиме формирует ЛИН регулярно, а для получения ЛИН в ГЛИН в ждущем режиме необходим внешний импульс напряжения Uвх.
Все ГЛИН можно разделить на три типа:
а) с интегрирующей RC-цепочкой ;
б) с токостабилизирующим двухполюсником ;
в) с компенсирующей обратной связью (ОС) .
Больше:
Больше:
http://naf-st.ru/articles/generator/glin/
51. Квантование сигналов. Виды квантования.
Квантование представляет собой округление аналоговой величины до ближайшего уровня квантования, т.е. максимальная погрешность квантования равна ±0,5h (h – шаг квантования).
Различают два вида квантования – по времени и по уровню.
Квантование по времени – это замена непрерывной (по времени и по уровню) функции x(t)
некоторым множеством непрерывных (по уровню) функций x(ti) ( i = {1,2,3,4}):
Очевидно, квантование по времени связано с потерей информации. В самом деле, дискретный сигнал не показывает, как ведет себя исходный сигнал в моменты времени, например, между t3 и t4. Иначе говоря, этот процесс связан с некоторой погрешностью ε, которая зависит от шага дискретизации Δt = ti – ti-1: при малых значениях шага дискретизации число точек замера высоко, и теряется мало информации; очевидно, картина обратная при больших шагах дискретизации. Погрешность квантования по времени ε в каждый момент времени t определяется по формуле:
ε(t) = x(t) – v(t),
где v(t) – функция восстановления, которая по дискретным значениям {x(ti)} восстанавливает x(t).
Виды квантования по времени различаются по регулярности отсчетов:
- равномерный вид, когда Δt постоянно;
- неравномерный вид, когда Δt переменно, причем этот вид, в свою очередь, делится на подвиды:
- адаптивный, когда Δt меняется автоматически в зависимости от текущего изменения сигнала. Это позволяет увеличивать шаг дискретизации, когда изменения сигнала x(t) незначительны, и уменьшать – в противном случае;
- программируемый, когда Δt изменяется оператором или в соответствии с заранее выставленными условиями, например, в фиксированные моменты времени.
Квантование по уровню - это преобразование непрерывных (по уровню) сигналов x(ti), полученных в результате квантования по времени, в моменты отсчета ti в дискретные. В результате непрерывное множество значений сигнала x(ti) в диапазоне от xmin до xmax преобразуется в дискретное множество значений xk – уровней квантования:
Шаг квантования Δx определяется по формуле:
Δx = xj – xj-1 .
Можно сказать, что квантование по уровню – это измерение сигнала. В самом деле, по последнему рисунку видно, что сигнал x(t1) составляет 0уровней квантования (k = 0), а сигнал x(t4) – 2 уровня квантования (k = 2).
При квантовании по уровню не всегда сигнал x(ti) совпадает с уровнем квантования (см. сигнал x(t2) на рисунке). В таком случае поступают одним из следующих способов:
x(ti) отождествляют с ближайшим значением (в нашем примере – с x2);
x(ti) отождествляют с ближайшим меньшим (или большим) значением. Тогда при отождествлении с ближайшим большим значением сигнал x(t2) отождествится с x2 независимо от того, насколько близко он к этому уровню квантования находится. При отождествлении с ближайшим меньшим значением сигнал x(t2) отождествится с x1 также независимо от того, насколько близко он к этому уровню квантования находится.
Очевидно, и при квантовании по уровню возникает погрешность квантования ε(xk):
ε(xk) = x(ti) - xk.
Погрешность квантования по уровню тем меньше, чем меньше шаг квантования.
Виды квантования по уровню:
-равномерное, когда диапазон изменения сигнала разбивается на m одинаковых частей. Тогда, зная размер шага квантования, для представленияxk достаточно знать число k.
-неравномерное, когда диапазон изменения сигнала разбивается на m различных частей.
54.АЦП.
Аналого-цифровые преобразователи (АЦП) – это устройства, предназначенные для преобразования аналоговых сигналов в цифровые. Для такого преобразования необходимо осуществить квантование аналогового сигнала, т.е. мгновенные значения аналогового сигнала ограничить определенными уровнями, называемыми уровнями квантования. Характеристика идеального квантования имеет вид, приведенный на рис.
Аналого-цифровые преобразователи (АЦП) – это устройства, предназначенные для преобразования аналоговых сигналов в цифровые. Для такого преобразования необходимо осуществить квантование аналогового сигнала, т.е. мгновенные значения аналогового сигнала ограничить определенными уровнями, называемыми уровнями квантования. Характеристика идеального квантования имеет вид, приведенный на рис.
Квантование представляет собой округление аналоговой величины до ближайшего уровня квантования, т.е. максимальная погрешность квантования равна ±0,5h (h – шаг квантования).
К основным характеристикам АЦП относят число разрядов, время преобразования, нелинейность и др. Число разрядов – количество разрядов кода, связанного с аналоговой величиной, которое может вырабатывать АЦП. Разрешающая способность – величина, обратная максимальному числу кодовых комбинаций на выходе АЦП. Так, 10-разрядный АЦП имеет разрешающую способность (210=1024)-1, т.е. при шкале АЦП, соответствующей 10 В, абсолютное значение шага квантования не превышает 10 мВ. Время преобразования tпр – интервал времени от момента заданного изменения сигнала на входе АЦП до появления на его выходе соответствующего устойчивого кода.
Характерными методами преобразования являются следующие: параллельного преобразования аналоговой величины и последовательного преобразования.
52. ЦАП. Основные параметры. ЦАП с суммированием токов.
Цифроаналоговые преобразователи (ЦАП) предназначены для преобразования цифровых сигналов в аналоговые. Такое преобразование необходимо, например, при восстановлении аналогового сигнала, предварительно преобразованного в цифровой для передачи на большие расстояния или хранения (таким сигналов, в частности, может быть звук).
К основным параметрам ЦАП относят разрешающую способность , время установления, погрешность нелинейности и др. Разрешающая способность – величина, обратная максимальному числу шагов квантования выходного аналогового сигнала. Время установления tуст – интервал времени от подачи кода на вход до момента, когда выходной сигнал войдет в заданные пределы, определяемые погрешностью. Погрешность нелинейности – максимальное отклонение графика зависимости выходного напряжения от напряжения, задаваемого цифровым сигналом, по отношению к идеальной прямой во всем диапазоне преобразования.
ЦАП является «связующим звеном» между аналоговой и цифровой электроникой. Существуют различные принципы построения АЦП.
http://www.n-audio.com/articles/dac-t.htm
53. ЦАП на основе резистивной матрицы.
На рис. приведена схема ЦАП на основе резистивной матрице R – 2R (матрицы постоянного сопротивления.
В схеме использованы так называемые перекидные ключи S1…S4, каждый из которых в одном из состояний подключен к общей точке, поэтому напряжения на ключах невелики. Ключ S5 замкнут только тогда, когда все ключи S1…S4 подключены к общей точке. Тогда напряжение относительно общей точки в каждой следующей из точек «а»…«d» в 2 раза больше, чем в предыдущей. К примеру, напряжение в точке «b» в 2 раза больше, чем в точке «а» (напряжение Ua, Ub, Uc и Ud в указанных точках определяются следующим образом: Ud=U0; Uc=U0/2; Ud=U0/4; Ua=U0/8). Допустим, что состояние указанных ключей изменилось. Тогда напряжения в точках «а»…«d» не изменится, так как напряжение между входами операционного усилителя практически нулевое.
55. АЦП последовательного счета.
Рассмотрим конкретный вариант АЦП с последовательным преобразованием входного сигнала (последовательного счета), который называют АЦП со следящей связью. В АЦП рассматриваемого типа используется ЦАП и реверсивный счетчик, сигнал которого обеспечивает изменение напряжения на выходе ЦАП.
Настройка схемы такова, что обеспечивается примерное равенство напряжений на входе Uвх и на выходе ЦАП – U. Если входное напряжение Uвх больше напряжения U на выходе ЦАП, то счетчик переводится в режим прямого отсчета и код на его выходе увеличивается, обеспечивая увеличение напряжения на выходе ЦАП. В момент равенства Uвх и U счет прекращается и с выхода реверсивного счетчика снимается код, соответствующий входному напряжению.
http://www.gaw.ru/html.cgi/txt/doc/adc/adc_4_1.htm
56. Классификация логических элементов по виду реализуемых булевых функций.
Основа — алгебра логики (булева алгебра).
Каждая логическая переменная (А, В, С и т.п.) может принимать только одно значение из двух: 1 (“истинно”) или 0 (“ложно”).
Все логические функции любого числа логических переменных можно образовать с помощью трех основных операций:
- логическое отрицание (инверсия, операция НЕ);
- логическое сложение (дизъюнкция, операция ИЛИ): С = А + В;
- логическое умножение (конъюнкция, операция И): С = АВ;
Возможны более сложные операции: И-НЕ (); ИЛИ-НЕ ().
В ИС могут входить несколько ЛЭ и реализовывать любую сложную функцию.
Каждый ЛЭ может иметь несколько входов и выходов.
Условное графическое обозначение ЛЭ и выполняемых ими функций:
Рис. 1. Условные обозначения логических элементов
1 и 0 представляются двумя уровнями напряжения (потенциала), U1 и U0 (“высокий” и “низкий” уровни). Фактически U1 определяется напряжением источника питания, а U0 — падение напряжения на открытом p-n переходе.
57. Классификация логических элементов по типу использованных в них электронных элементов.
Выделяются следующие классы логических элементов (так называемые логики):
· резисторно-транзисторная логика (ТРЛ);
· диодно-транзисторная логика (ДТЛ);
· транзисторно-транзисторная логика (ТТЛ);
· эмиттерно-транзисторная логика (ЭСЛ);
· транзисторно-транзисторная логика с диодами Шоттки (ТТЛШ);
· логика на основе МОП-транзисторов с каналами типа р (р-МДП);
· логика на основе МОП-транзисторов с каналами типа n (n-МДП);
· логика на основе комплементарных ключей на МДП-транзисторах (КМДП, КМОП);
· интегральная инжекционная логика И2Л;
· логика на основе полупроводника из арсенида галлия GaAs.
58. Базовый элемент ТТЛ.
Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И, и сложный инвертор
Если на один или оба входа одновременно подан низкий уровень напряжения, то многоэмитттерный транзистор находится в состоянии насыщения и транзистор Т2 закрыт, а следовательно, закрыт и транзистор Т4, т. е. на выходе будет высокий уровень напряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т2 открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора Т4 и запиранию транзистора Т3, т.е. реализуется функция И-НЕ. Для увеличения быстродействия элементов ТТЛ используются транзисторы с диодами или транзисторами Шоттки
58.Комбинационные устройства. Шифратор.
Шифратор – это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Число входов и выходов в полном шифраторе связано соотношением n=2m, где n – число входов, m – число выходов. Шифратор для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. Условное изображение такого шифратора и таблица соответствия кода приведены на рис. 11.1. Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе y1 будет логическая «1» тогда, когда логическая «1» будет или на входе Х1, или Х2, или Х5, или Х7, или Х9, т.е. у1=Х1+Х3+Х5+Х7+Х9.
Основное назначение шифратора – преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).
Если на всех входах – логическая единица, то на всех выводах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.
60.Комбинационные устройства. Дешифратор.
Дешифратором называется комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе,
десятичный номер которого соответствует двоичному колу. Число входов и выходов в так называемом полном дешифраторе связано соотношением m=2n, где n – число входов, а m – число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет неполным, а если бы выходов было только 10, то он являлся бы полным.
Обратимся для примера к дешифратору К555ИД6 серии К555
Дешифратор имеет 4 прямых входа, обозначенных через А1, …, А8. Аббревиатура А обозначает «адрес». Указанные входы называют адресным. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет 10 инверсных выходов 
. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах.
. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Дешифратор – одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств. Шифраторы и дешифраторы являются примерами простейших преобразователей кодов.
61.Комбинационные устройства. Преобразователь кодов.
Преобразователями кодов называют устройства, предназначенные для преобразования одного кода в другой, при этом часто они выполняют нестандартные преобразования кодов. Преобразователи кодов обозначают через X/Y.
Рассмотрим особенности реализации преобразователя на примере преобразователя трехэлементного кода в пятиэлементный по таблице соответствия кодов.
Здесь через N обозначено десятичное число, соответствующее входному двоичному коду. Преобразователи кодов создают по схеме дешифратор – шифратор. Дешифратор преобразует входной код в некоторое десятичное число, а затем шифратор формирует выходной код. Схема преобразователя, созданного по такому принципу
62.Мультиплексор и демультиплексор.
Мультиплексором называют комбинационное устройство, обеспечивающее передачу в желаемом порядке цифровой информации, поступающей по нескольким входам на один выход. Мультиплексоры обозначают через MUX, а также через MS. Функционально мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Кроме информационных входов в мультиплексоре имеются адресные входы и разрешающие (стробирующие). Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов n и числом адресных входов m действует соотношение n=2m, то такой мультиплексор называют полным. Если n<2m, то мультиплексор называют неполным.
Мультиплексоры являются универсальными логическими устройствами, на основе которых создают различные комбинационные и последовательностные схемы. Мультиплексоры могут использовать в делителях частоты, триггерных устройствах, сдвигающих устройствах, для преобразования параллельного двоичного кода в последовательный и др.
Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах. Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору. Демультиплексоры обозначают через DMX или DMS.
Если соотношение между числом выходов n и числом адресных входов m определяется равенством n=2m, то такой демультипликатор называют полным, при n<2m демультиплексор является неполным.
Функции демультиплексоров сходны с функциями дешифраторов. Дешифратор можно рассматривать как демультиплексор, у которого информационный вход поддерживает напряжение выходов в активном состоянии, а адресные входы выполняют роль входов дешифратора. Поэтому в обозначении как дешифраторов, так и демультиплексоров используются одинаковые буквы – ИД. Выпускают дешифраторы (демультиплексоры) К155ИД3, К531ИД7 и др.
64.Полусумматор и сумматор
Сумматоры – это комбинационные устройства для сложения чисел. Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отразим значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд P (рис. 16.10). Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: S=A*B+A*B, P=A*B.
Очевидно, что по отношению к столбцу S реализуется логическая функция «исключающее ИЛИ», т.е. S=A 
B.
B. 
Устройство, реализующее таблицу истинности(рис), называют полусумматором, и оно имеет логическую структуру, изображенную на рис. 16.11. Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.
Такое устройство называют полным сумматором и его можно представить как объединение двух полусумматоров (Рвх – дополнительный вход переноса). Сумматор обозначают через SM.
Компаратор (аналоговых сигналов) (англ. comparator - сравнивающее устройство) — электронная схема, принимающая на свои входы два аналоговых сигнала и выдающая логическую «1», если сигнал на прямом входе («+») больше чем на инверсном входе («−»), и логический «0», если сигнал на прямом входе меньше, чем на инверсном входе.
Простейший компаратор представляет собой дифференциальный усилитель. Компаратор отличается от линейного операционного усилителя (ОУ) устройством и входного, и выходного каскадов:Входной каскад компаратора должен выдерживать широкий диапазон входных напряжений между инвертирующим и неинвертирующим входами, вплоть до размаха питающих напряжений, и быстро восстанавливаться при изменении знака этого напряжения. В ОУ, охваченном обратной связью, это требование некритично, так как дифференциальное входное напряжение измеряется милливольтами и микровольтами.
Выходной каскад компаратора выполняется совместимым по уровням и токам с конкретным типом логических схем (ТТЛ, ЭСЛ и т. п.). Возможны выходные каскады на одиночном транзисторе с открытым коллектором (совместимость с ТТЛ и КМОП логикой).
При подаче эталонного напряжения на инвертирующий вход, входной сигнал подаётся на неинвертирующий вход и компаратор является неинвертирующим (повторителем, буфером). При подаче эталонного напряжения на неинвертирующий вход, входной сигнал подаётся на инвертирующий вход и компаратор является инвертирующим (инвертором).
65.Последовательностные цифровые устройства. Конечные автоматы
Цифровое устройство называется последовательностным (ПЦУ), если его
выходные сигналы Y зависят не только от значений входных сигналов X в
данный момент времени, но и от значений входных сигналов,
поступивших в предшествующие моменты времени. Иными словами, ПЦУ
должно отслеживать последовательность поступления входных сигналов
для формирования результата на своем выходе. Отсюда очевиден термин
«последовательностое». В ПЦУ предыстория поступления входных
сигналов обязательно фиксируется с помощью специальных
запоминающих элементов. Поэтому говорят, что ПЦУ обладают памятью.
Элемент памяти помимо входных и выходных сигналов характеризуется
состоянием, которое может изменяться в дискретные моменты времени
под воздействием сигналов на его входе. Простейший элемент памяти
может принимать одно из двух состояний – логическую единицу или
логический нуль. Это состояние может сохраняться сколь угодно долго до
тех пор, пока не будет заменено на новое. ПЦУ называются еще
цифровыми автоматами, конечными автоматами или автоматами с
памятью
ПЦУ состоит из комбинационного цифрового устройства (КЦУ) и запоминающего устройства (ЗУ), представляющее собой совокупность простейших элементов памяти Т1, Т2,..., Тk, на которые воздействуют сигналы U={u1, u2, ..., uk}.
66.Триггер. Классификация триггеров. Входы триггеров
Триггер – простейшее последовательностное устройство, которое может находиться в одном из двух возможных состояний и переходить из одного состояния в другое под воздействием входных сигналов. Триггер является базовым элементом последовательностных логических устройств.
Триггеры классифицируют по следующим признакам:
· способу приема информации;
· принципу построения;
· функциональным возможностям.
Различают асинхронные и синхронные триггеры.
Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на входе синхронизации С (строб).
По функциональным возможностям триггеры разделяются на следующие классы:
· с раздельной установкой состояния 0 и 1 (RS – триггеры);
· универсальные (JK – триггеры);
· с приемом информации по одному входу D (D – триггеры, или триггеры задержки);
· со счетным входом Т (Т-триггеры).
Входы триггеров обычно обозначают следующим образом:
S – вход для установки состояния «1»;
R – вход для установки состояния «0»;
J – вход для установки в состояние «1» в универсальном триггере;
К – вход для установки в состояние «0» в универсальном триггере;
Т – счетный (общий) вход;
D – вход для установки в состояние «1» или в состояние «0»;
V – дополнительный управляющий вход для разрешения приема информации (иногда используют букву Е вместо V).
67.RS-триггер
Рассмотрим асинхронный RS-триггер, имеющий условное графическое обозначение, приведенное на рис. 16.13. Триггер имеет два информационных входа: S и R. Закон функционирования триггеров удобно описывать таблицей переходов (таблицей истинности) (рис. 16.14). Через St, Rt, Qt обозначены соответствующие логические сигналы, имеющие место в некоторый момент времени t, а через Qt+1 – выходной сигнал в следующий момент времени t+1.
триггер
таблица истинности
Комбинацию входных сигналов St=1, Rt=1 часто называют запрещенной, так как, после нее триггер оказывается в состоянии (1 или 0), предсказать которое заранее невозможно. Подобных ситуаций следует избегать.Рассмотренный триггер может быть реализован на двух элементах ИЛИ-НЕ 68.D-триггер
D-триггеры также называют триггерами задержки(от англ. Delay).
D-триггер (D от англ. delay — задержка) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.
D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.
http://chernykh.net/content/view/646/
69.JK-триггер
69.JK-триггер
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.
На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К.
Алгоритм функционирования JK-триггера можно представить формулой
http://chernykh.net/content/view/648/
70.Счетчики импульсов.
71.Регистры. Накопительные и сдвиговые регистры.
70.Счетчики импульсов.
Счетчики импульсов – это последовательностное цифровое устройство, обеспечивающее хранение слова информации и выполнение над ним микрооперации счета, заключающейся в изменении значения числа в счетчике на 1. По существу счетчик представляет собой совокупность соединенных определенным образом триггеров. Основной параметр счетчика – модуль счета. Это максимальное число единичных сигналов, которое может быть сосчитано счетчиком. Счетчики обозначаются через СТ.
Счетчики классифицируют:
по модулю счета:
· двоично-десятичные;
· двоичные;
· с произвольным постоянным модулем счета;
· с переменным модулем счета;
по направлению счета:
· суммирующие;
· вычитающие;
· реверсивные;
по способу формирования внутренних связей:
· с последующим переносом;
· с параллельным переносом;
· с комбинированным переносом;
· кольцевые.
Суммирующий счетчик на JK –триггерах
Рассмотрим суммирующий счетчик (рис. а). Такой счетчик построен на четырех JK-триггерах, которые при наличии на обоих входах логического сигнала «1» переключаются в моменты появления на входах синхронизации отрицательных перепадов напряжения.
Временные диаграммы, иллюстрирующие работу счетчика, приведены на рис. б. Через Ксн обозначен модуль счета (коэффициент счета импульсов). Состояние левого триггера соответствует младшему разряду двоичного числа, а правого – старшему разряду. В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет свое состояние лишь в тот момент, когда на него действует отрицательный перепад напряжения. Таким образом, данный счетчик реализует суммирование входных импульсов. Из временных диаграмм (рис. б) видно, что частота каждого последующего импульса в два раза меньше, чем предыдущая, т.е. каждый триггер делит частоту входного сигнала на два, что и используется в делителях частоты.
Регистр – это последовательностное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними. Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.
Типичными является следующие операции:
· прием слова в регистр;
· передача слова из регистра;
· поразрядные логические операции;
· сдвиг слова влево или вправо на заданное число разрядов;
· преобразование последовательного кода слова в параллельный и обратно;
· установка регистра в начальное состояние (сброс).
Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединенных друг с другом при помощи комбинационных цифровых устройств.
Регистры классифицируются по следующим видам:
· накопительные (регистры памяти, хранения);
· сдвигающие.
В свою очередь сдвигающие регистры делятся:
· по способу ввода-вывода информации на
– параллельные;
– последовательные;
– комбинированные;
· по направлению передачи информации на
– однонаправленные;
– реверсивные.
Рассмотрим накопительный регистр с параллельными вводом и выводом информации . Основой регистра являются D-триггеры, которые на своих выходах повторяют значения сигналов на входах Х1 – Х4 (информационные входы) при логическом сигнале 1 на входе синхронизации (т.е. осуществляется параллельный ввод входной информации в регистр).
На четырех двухвходовых элементах «И» реализованы схемы совпадения, входные сигналы которых совпадают с выходными сигналами триггеров в том случае, когда на вход Y2 подана логическая единица. Таким образом осуществляется параллельный вывод информации
72.Запоминающие устройства. Классификация.
Цифровыми запоминающими называют устройства, предназначенные для записи, хранения и считывания информации, представленной в цифровом коде. Запоминающие устройства (ЗУ) классифицируют по назначению, технологии изготовления, способу адресации, способу хранения информации и т.д. По назначению запоминающие устройства подразделяют на оперативные запоминающие устройства (ОЗУ) и постоянные запоминающие устройства (ПЗУ). ОЗУ обеспечивают режим записи, хранения и считывания информации в процессе ее обработки. ПЗУ в рабочем режиме допускает только считывание информации.
По технологии изготовления ЗУ делятся на биполярные (ТТЛ-, ТТЛШ-, ЭСЛ-, И2Л-технологии) и униполярные (n-МОП, КМОП- и другие технологии).
По способу адресации все ЗУ делятся на адресные и безадресные (ассоциативные). В адресных ЗУ обращение к элементам памяти производится в соответствии с их адресом, задаваемым двоичным кодом. Большинство ЗУ являются адресными. В ассоциативных ЗУ считывание информации осуществляется по ее содержанию и не зависит от физических координат элементов памяти. Ассоциативные ЗУ не имеют входов адресных сигналов.
К основным параметрам ЗУ относятся информационная емкость, потребляемая мощность, время хранения информации, быстродействие и др.
Основой любого ЗУ является матрица памяти (накопитель), которая состоит из n строк. Каждая строка имеет m ячеек памяти, образующих
m-разрядное слово.
73.Оперативные запоминающие устройства (ОЗУ) подразделяются на статические и динамические. В статических ОЗУ запоминающая ячейка представляет собой триггер на биполярных или полевых транзисторах, что определяет потенциальный характер управляющих сигналов и возможность считывания информации без ее разрушения.
ОЗУ динамического типа позволяют реализовать большой объем памяти, но они сложнее в использовании, так как необходимо наличие специальной схемы управления режимами работы. В современных динамических ОЗУ имеются встроенные системы регенерации и синхронизации. Такие ОЗУ по внешним сигналам управления не отличаются от статических ОЗУ.
74.Постоянные запоминающие устройства (ПЗУ) можно разделить на следующие группы:
· программируемые при изготовлении (обозначают как ПЗУ или ROM);
· с однократным программированием, позволяющим пользователю однократно изменить состояние матрицы памяти электрическим путем по заданной программе (обозначаются как ППЗУ или PROM);
· перепрограммируемые (репрограммируемые), с возможностью многократного электрического перепрограммирования, с электрическим или ультрафиолетовым стиранием информации (обозначают как РПЗУ или RPROM).
Характеристики: быстродействие, потребляемая мощность, информационная емкость.
75. Микропроцессоры. Внутренняя структура.
Микропроце́ссор — процессор (устройство, отвечающее за выполнение арифметических, логических операций и операций управления, записанных в машинном коде), реализованный в виде одной микросхемы или комплекта из нескольких специализированных микросхем (в противоположность реализации процессора в виде электрической схемы на элементной базе общего назначения или в виде программной модели).
Микропроцессор — устройство, выполняющее алгоритмическую обработку информации, и, как правило, управление другими узлами компьютера или иной электронной системы. Представляет собой цифровую интегральную схему выполняющую последовательность инструкций — программу.
Основные узлы микропроцессора:
Устройство управления, выполняющее роль арбитра над прочими узлами: анализ и декодирование потока инструкций, передача их в функциональные устройства, синхронизация узлов.
Одно или несколько исполнительных устройств, производящих обработку данных: арифметические, логические, сдвиговые операции, пересылки, операции над числами с плавающей запятой и пр.
Регистровый файл, выполняющий роль хранилища входных, промежуточных и выходных данных для обработки, а также хранилища управляющей информации.
Устройство ввода-вывода, обеспечивающее выборку инструкций из памяти, обмен данными с памятью и внешними устройствами.
По внутренней структуре существует два основных принципа построения микропроцессоров:
Гарвардская архитектура
Архитектура Фон-Неймана
В Гарвардской архитектуре принципиально различаются два вида памяти:
-Память программ
-Память данных
В Гарвардской архитектуре принципиально невозможно производить операцию записи в память программ, что исключает возможность случайного разрушения управляющей программы в случае неправильных действий над данными. Кроме того, в ряде случаев для памяти программ и памяти данных выделяются отдельные шины обмена данными. Эти особенности определили области применения этой архитектуры построения микропроцессоров. Гарвардская архитектура применяется в микроконтролерах, где требуется обеспечить высокую надёжность работы аппаратуры и в сигнальных процессорах, где эта архитектура кроме обеспечения высокой надёжности работы устройств позволяет обеспечить высокую скорость выполнения программы, за счёт одновременного считывания управляющих команд и обрабатываемых данных, а так же запись полученных результатов в память данных.
Отличие архитектуры Фон Неймана заключается в принципиальной возможности работы над управляющими программами точно так же как над данными. Это позволяет производит загрузку и выгрузку управляющих программ в произвольное место памяти процессора, которая в этой структуре не разделяется на память программ и память данных. Любой участок памяти может служить как памятью программ, так и памятью данных. Причём в разные моменты времени одна и та же область памяти может использоваться и как память программ и как память данных. Для того, чтобы программа могла работать в произвольной области памяти, её необходимо модернизировать перед загрузкой, то есть работать с нею как с обычными данными. Эта особенность архитектуры позволяет наиболее гибко управлять работой микропроцессорной системы, но создаёт принципиальную возможность искажения управляющей программы, что понижает надёжность работы аппаратуры. Эта архитектура используется в универсальных компьютерах и в некоторых видах микроконтроллеров.
Комментариев нет:
Отправить комментарий